래치, 플립플롭 (Latch, Flip-Flop)

래치(Latch)? & 플립플롭(Flip-flop, FF)?

---

전원이 공급되고 있는 한, 상태의 변화를 위한 신호가 발생할 때까지 현재의 상태를 그대로 유지하는 논리 회로

기억 장치, 메모리 소자로 활용

sequential logic circuit (외부 입력+현재 상태에 따라 변화 결정)

한 개가 1비트를 의미 (Binary cell)

SRAM을 구성 (전원 차단 시 휘발성)

래치(Latch)와 플립플롭(Flip-flop, FF)의 차이점?

---

동기화Synchronization를 위한 클락Clock의 유무

입력을 출력에 반영하는 시점을 클럭 신호의 순간 엣지에서 반영하는 플립플롭/입력에 따라 항상 반영되는 래치로 구분

플립플롭 클락 있음 = 동기식Synchronous

래치 클락 없음 = 비동기식Asynchronous

---

* RS FF/Latch

---

FF의 기본

비트 유지 혹은 0/1의 값을 기억시킨다

S는 Set, R은 Reset을 의미

▲ RS FF의 회로도, 기호, 진리표

▲ RS latch

---

* JK FF/Latch

---

RS에서 S=R=1일 때 동작되지 않는 점을 보완

모든 FF 기능 포함

▲ JK FF의 회로도, 기호, 진리표

▲ JK latch

---

* D FF

---

입력선이 하나

넣은 그대로 저장됨

D는 Data를 의미

▲ D FF의 회로도, 기호, 진리표

---

* T FF

---

입력선이 하나

T=1인 경우 현재 상태 반전Toggle

T는 Toggle을 의미

▲ T FF의 회로도, 기호, 진리표

---

* MS(Master-slave) FF

---

Feedback으로 인한 현상 보완

2개의 FF로, 한 쪽이 Master 다른 쪽이 Slave

▲ MS FF의 회로도

-

구글

http://jojo.namoweb.net/jusan/char4/4200-2.htm    <<이곳에.. 클릭을 통해 움직이는 모습을 보고 확인할 수 있다 멋짐